(408) 844-7100 Umstellung von 8″-Waferfabriken auf 12″ könnte IC-Knappheit lindern
EETimes
18. Mai 2021
Um es milde auszudZurück, die Lieferkette für 8-Zoll-Wafer (200 mm) ist etwas in Schwierigkeiten.
EineSchlagzeile von aus dem Dezember lautete: "8-Zoll-Wafer-Kapazitäten sind in unvorstellbarem Maße knapp". In dem Artikel hieß es: "Die Wafer-Produktionskapazitäten sind so knapp, dass die Nachfrage der Kunden nach Produktionskapazitäten ein Panikniveau erreicht hat." Und dass von Mitte 2021 "bis zur zweiten Hälfte des Jahres 2022 der Logik- und DRAM-Markt leergefegt sein wird."
Dieses Problem ist nicht neu. Trends Force stellte etwa zur gleichen Zeitfest, dass "8-Zoll-Wafer-Kapazitäten seit 2H19 stark verknappt sind". Und EE Times berichtete im Februar 2020, dass "Engpässe drohen, nachdem die 8-Zoll-Fabriken in Q1 zu 99% ausgelastet waren".
Der Brand in einer Renesas-Fabrik, die von GM und anderen Automobilherstellern genutzt wird, kann die Situation nur noch verschlimmern. Wie Nikkei es aDollarrückte: "Der Verlust von fortschrittlichen Halbleitern könnte die globale Krise [bei Automobilchips] verschärfen.
Die Ursachen für diese Probleme sind vielfältig, wurden aber durch die Pandemie, die die Nachfrage nach vielen Produkttypen wie Kopfhörern, PCs, Fernsehern, Monitoren und Mobiltelefonen angekurbelt hat, noch erheblich verschärft. Hinzu kommen Sektoren wie die Automobilindustrie, von der man erwartet hatte, dass sich in diesem Jahr von der Pandemie erholen würde. Und während die Produkte darauf abzielen, viele Funktionen in einem einzigen SoC zu integrieren, haben viele Produkte typischerweise einen digitalen IC, der von einem oder mehreren Mixed-Signal-Begleitchips begleitet wird. Diese Chips decken Anwendungen wie Power Management (PMIC), CMOS-Bilderkennung, Fingerabdruckerkennung, Motor- und Fahrwerkssteuerung im Automobilbereich, Display-Treiber und Sub-GHz-Radios ab und werden in der Regel in 180 nm- oder 350 nm-Technologie auf 8-Zoll-Wafern (200 mm) gefertigt.
Kurz gesagt, die ständig steigende Nachfrage nach diesen Mixed-Signal-Chips und Power Devices ist der Hauptgrund für die Verknappung der Produktionskapazitäten für 8-Zoll-Wafer.
Angesichts des knappen Angebots an 8-Zoll-Wafern könnte man annehmen, dass die Foundryen ihre Kapazitäten aufstocken würden. Und die Foundries sind bestrebt, 8-Zoll-Fertigungslinien und Anlagen von IDMs zu erwerben. Ein aktuelles Beispiel dafür ist UMC, das Berichten zufolge in Gesprächen ist, um8-Zoll-Fertigungslinien von Toshiba zu erwerben.
Laut dem oben genannten TrendsForce-Bericht ist die starke Verknappung seit 2H19 jedoch darauf zurückzuführen, dass es "fast keine Anbieter mehr gibt, die 8-Zoll-Halbleiteranlagen produzieren, was bedeutet, dass der Preis für solche Anlagen in die Höhe geschossen ist. Da die Preise für 8-Zoll-Wafer im Vergleich zu den Preisen für 12-Zoll-Wafer relativ niedrig sind, ist es für die Foundries im Allgemeinen unrentabel, ihre 8-Zoll-Kapazitäten zu erweitern." Und das hat einen Dominoeffekt: Einige Foundryen erhöhen ihre Preise für 8-Zoll-Wafer für ihre Kunden.
Mit anderen Worten, die Wirtschaftlichkeit von 8-Zoll-Wafern macht diese Engpässe zu einem Merkmal der Lieferkette und nicht zu einer Panne.
Und die Situation wird sich nicht verbessern. Anders als bei den 12-Zoll-Foundries (300 mm), wo es viele Ankündigungen für weitere Investitionen in Kapazitäten gibt - insbesondere von TSMC und von GlobalFoundries.
Angesichts der Wahrscheinlichkeit, dass es keine weiteren 8-Zoll-Kapazitäten geben wird, stellen einige IC-Anbieter ihre bestehenden Designs von 180 nm und 350 nm 8-Zoll-Linien auf neuere Linien mit 12-Zoll-Wafern um. Und viele Foundries bieten geeignete 130-nm-Prozesse auf 12-Zoll-Wafern an, die als zweite oder Hauptquelle genutzt werden können, um den zukünftigen Kapazitätsbedarf zu decken und die geografische Vielfalt in der Lieferkette zu erhöhen.
Eigenschaften von 180 nm gegenüber 130 nm Prozessknoten
Selbst zwischen ähnlichen Prozessknoten wie 180 nm und 130 nm haben sie unterschiedliche Eigenschaften. Der Schlüssel dazu ist der unterschiedliche Schwellenspannungsabfall bei den Transistoren, der mit der Verringerung der Core-Versorgungsspannung von 1,8 V auf 1,5 V oder sogar 1,2 V einhergeht. Es stehen verschiedene Prozessoptionen zur Verfügung, um 5 V und 3,3 V IOs zu unterstützen, und die angebotenen passiven Komponenten, die für das Analog- und HF-Design unerlässlich sind, sind bei diesen Prozessknoten ähnlich
Die 12-Zoll-Technologien bieten einige Vorteile. Sie verwenden in der Regel Kupfer für metallische Verbindungen, während bei älteren Technologien Aluminium mit höherem Widerstand verwendet wird, was höhere Stromdichten und Schutz vor Elektromigration ermöglicht. Die 12-Zoll-Technologien unterstützen auch eine größere Anzahl von Metallschichten, was in Verbindung mit den kleineren Transistorabmessungen eine Erhöhung der Transistor- und Routingdichte und damit eine Verringerung der Die-Fläche oder eine höhere Funktionalität bei einem gegebenen Stückpreis ermöglicht.
Darüber hinaus unterstützen viele 180-nm- und die meisten 130-nm-BCD-Technologien (Bipolar-CMOS-DMOS) Funktionen wie die shallow trench isolation (STI) für eine höhere Dichte, einen verbesserten Latch-up-Schutz und eine Isolierung des Substratrauschens im Vergleich zu der in den meisten 350-nm-Technologien verwendeten LOCOS-Isolierung (Local Oxidation of Silicon). Dies wird die Leistung und Robustheit der Schaltungen verbessern.
Die verbesserte Lithografie, die für die neueren 12-Zoll-Wafer verwendet wird, ermöglicht eine bessere Anpassung der Bauteile und damit einen höheren Produktionsertrag. Das wiederum unterstützt den niedrigeren Preis pro guten Chip.
Darüber hinaus sind die 130nm BCD-Knoten inzwischen sehr ausgereifte Technologien, die viel mehr Prozessoptionen bieten, darunter verschiedene Hochspannungstransistoren, nichtflüchtige Speicher (OTP, Flash), MIM-Kappen, Zener- oder Schottky-Dioden usw. Dies kann die Integration komplexer Analog-/RF-Funktionen in wettbewerbsfähigere SoC-Lösungen begünstigen.
Kosten vs. Stabilität der Lieferkette
Das soll nicht heißen, dass es keine Gründe gibt, bei 8-Zoll-Wafern zu bleiben. Millimeter für Millimeter waren die 350 nm 8-Zoll-Wafer billig - spottbillig.
Das liegt daran, dass die Produktionsanlagen vollständig abgeschrieben sind und der Herstellungsprozess wenig komplex ist (geringe Anzahl von Schichten). Außerdem skalieren einige analoge Schaltkreise nicht immer so gut in den neueren Knotenpunkten, so dass 130-nm-Äquivalenzchips teurer sein können als Ihre 350-nm-Chips. In den meisten Fällen wird jedoch die Unfähigkeit, Ihr Produkt (sei es ein Kopfhörer, ein Mobiltelefon oder ein Auto) aufgrund von Bauteilknappheit zu liefern, mehr Schmerzen verursachen als ein kleines Kostendelta bei Ihrem IC.
Darüber hinaus kann die Entwicklung eines Pin-zu-Pin-kompatiblen Geräts mit übereinstimmenden elektrischen Parametern eine Herausforderung sein, wenn man sich zwischen verschiedenen Knotenpunkten bewegt, da die Versorgung, die IO-Spannungsunterstützung und die Transistoreigenschaften unterschiedlich sind. Jedes Design müsste analysiert werden, um zu bestätigen, dass es möglich ist und nicht zu einem erheblichen Mehraufwand führt, der durch ein neues PCB-Design leichter zu bewältigen wäre. Es ist anzumerken, dass der Sprung von 180nm auf 130nm nicht so groß ist wie der Sprung von einem Design in 350nm auf 130nm.
An diesem Punkt der Diskussion ist es auch erwähnenswert, dass die Foundries derzeit nicht davon sprechen, 180 nm 8-Zoll-Design-Kits auf 12-Zoll-Linien zu migrieren. Erfahrene Mixed-Signal-ASIC-Hersteller (wie EnSilica) müssen diese Arbeit entweder anhand eines Ports auf Schaltplanebene oder anhand des IC-Datenblatts erledigen.
Auswirkungen
In Anbetracht der Investitionen, die für das Re-Design eines ASIC erforderlich sind, wäre es ratsam, auch andere Funktionen zu integrieren, die ebenfalls von den Problemen der 8-Zoll-Lieferkette betroffen sein könnten, insbesondere die MCU.
Die kleinere Strukturgröße von 130nm würde die Integration von Arm Cortex M Prozessoren mit geringen zusätzlichen Siliziumkosten ermöglichen. In der Tat werden die erforderliche CPU-Leistung und der Speicherbedarf die dominierenden Faktoren für die Rentabilität der Integration sein. Für eine Low-End-CPU sind nur ein paar Quadratmillimeter Siliziumfläche erforderlich, und ein paar mehr ermöglichen die kostengünstige Integration von 64/128 kB SRAM.
Für nichtflüchtige Speicher sind oft OTP, MTP und Flash verfügbar, die eine Leistung von ein paar hundert MHz bieten, was für die meisten dieser Anwendungsarten ausreicht. Wenn Sie den Cortex M0 oder M3 verwenden, die in der Regel gut geeignet sind, um 130 nm zu erreichen, können Sie mit dem kostenlosen Tool Arm Design Start Pro beginnen (nur Lizenzgebühren pro Teil).
Der Zeitplan für das Redesign eines ASICs auf der Grundlage des aktuellen Datenblatts und die Qualifizierung für die Produktion liegt je nach Komplexität in der Größenordnung von 14 bis 24 Monaten, das erste Prototyp-Silizium könnte in weniger als einem Jahr bei Ihnen sein. Bei Produkten für die Automobilindustrie würden von der Spezifikation bis zum PPAP eher 24 bis 36 Monate vergehen, wiederum abhängig von der Komplexität. Typische Budgets für einen 130 nm ASIC variieren je nach Komplexität des Designs und der IP-Lizenzierung, beginnen aber bei ca. 600.000 Dollar und reichen bis zu ca. 4 Mio. Dollar für eine vollständig AEC-Q100-qualifizierte Komponente für Automobilanwendungen. Die Kosten für die 130-nm-Maskenwerkzeuge auf einem 12-Zoll-Prozess liegen jetzt unter 200.000 Dollar und machen damit nur einen relativ kleinen Teil der Gesamtkosten aus.
Viele Mixed-Signal-Geräte werden auf 8-Zoll-Wafern hergestellt, die knapp sind, und mangelnde Investitionen (bedingt durch eine geringe Kapitalrendite) in diese Fertigungslinien bedeuten, dass die Probleme in der Lieferkette wahrscheinlich anhalten werden.
Die aktuellen Engpässe sollten als Warnung verstanden werden. Unternehmen, die derzeit Silizium auf 8-Zoll-Wafern verwenden, sollten ihren künftigen Bedarf vorrangig überprüfen. Wenn sie erhebliche Kapazitäten benötigen, sollten sie die Portierung auf einen 12-Zoll-Knoten in Erwägung ziehen und genügend Zeit einplanen, damit der gesamte Prozess abgeschlossen werden kann - sei es in der Haupt- oder in der Zweitproduktionsstätte.