(408) 844-7100 8인치 웨이퍼 팹에서 12인치로의 전환으로 IC 부족 현상 완화 가능
EETimes
2021년 5월 18일
8인치(200mm) 웨이퍼 공급망은 다소 어려움을 겪고 있습니다.
12월의 한 ( ) 기사에서는 "8인치 웨이퍼 용량이 상상할 수 없는 수준으로 부족하다"며 "웨이퍼 생산 능력이 너무 타이트해서 고객들의 생산 능력에 대한 수요가 패닉 수준에 이르렀다"고 언급했습니다. 그리고 2021년 중반부터 "2022년 하반기까지 로직 및 DRAM 시장에 재고가 부족할 것"이라고 전망했습니다.
이는 새로운 문제가 아니며, Trends Force는 같은 시기에 "8인치 웨이퍼 용량은 2H19 이후 심각한 부족 상태에 있다"고밝혔습니다. 그리고 2020년 2월에 EETimes는 "1분기 8인치 팹이 99% 용량으로 가동된 후 공급 부족이 우려된다"고보도했습니다.
게다가 3월에는 GM과 다른 자동차 제조업체가 사용하는 르네사스 팹에서 화재가 발생해 상황이 더욱 악화될 수 있습니다. 닛케이의 표현을 빌리자면: "첨단 반도체의 손실은 [자동차 칩의] 글로벌 경색을 악화시킬 수 있습니다."
이러한 문제의 원인은 여러 가지가 있지만 팬데믹으로 인해 헤드폰, PC, TV, 모니터, 휴대폰 등 다양한 유형의 제품에 대한 수요가 급격히 감소하면서 크게 악화되었습니다. 여기에올해 팬데믹에서 회복되기 시작할 것으로 예상되는 자동차( )와 같은 분야가 추가되었습니다. 많은 제품이 단일 SoC에 여러 기능을 통합하는 것을 목표로 하지만, 일반적으로 많은 제품에는 하나 이상의 혼합 신호 컴패니언 칩과 함께 디지털 IC가 포함되어 있습니다. 여기에는 전원 관리(PMIC), CMOS 이미지 감지, 지문 감지, 자동차 모터 및 섀시 제어, 디스플레이 드라이버 및 서브-GHz RF 라디오와 같은 애플리케이션이 포함되며 일반적으로 8인치(200mm) 웨이퍼에서 제조되는 180nm 또는 350nm 기술을 사용합니다.
요컨대, 이러한 혼합 신호 칩과 전력 디바이스에 대한 지속적인 수요 증가가 8인치 웨이퍼 생산 능력 부족의 주요 원인입니다.
8인치 웨이퍼 공급이 한계점에 도달한 상황에서 파운드리가 용량을 추가할 것으로 예상할 수 있습니다. 그리고 파운드리 업체들은 IDM으로부터 8인치 제조 라인과 장비를 인수하려고 합니다. 최근의 한 예로 UMC가도시바( )의 8인치 라인을 인수하는 협상을 진행 중인 것으로 알려졌습니다.
그러나 위의 TrendsForce 보고서에 따르면, 2H19 이후 심각한 공급 부족 현상은 "현재 8인치 반도체 장비를 생산하는 공급업체가 거의 없기 때문에 해당 장비의 가격이 급등했기 때문일 수 있습니다. 게다가 8인치 웨이퍼 가격은 12인치 웨이퍼 가격에 비해 상대적으로 낮기 때문에 파운드리는 일반적으로 8인치 용량을 확장하는 것이 비용 효율적이지 않다고 생각합니다." 일부 파운드리( )에서는 8인치 웨이퍼 가격( )을 인상하는 등 이러한 현상이 고객들에게 영향을 미치고 있습니다.
다시 말해, 8인치 웨이퍼의 경제성 때문에 이러한 공급 부족은 공급망의 결함이라기보다는 특징적인 현상입니다.
그리고 상황은 개선되지 않을 것입니다. 용량 추가 투자에 대한 발표가 많은 12인치(300mm) 파운드리와는 달리,TSMC의 ,GlobalFoundries의 등 여러 파운드리 업체에서 추가 투자 계획을 발표하고 있습니다.
8인치 용량이 더 이상 공급되지 않을 가능성을 감안하여 일부 IC 공급업체는 기존 설계를 180nm 및 350nm 8인치 라인에서 12인치 웨이퍼를 사용하는 최신 라인으로 마이그레이션하고 있습니다. 또한 많은 파운드리에서 12인치 웨이퍼로 제조된 적합한 130nm 공정을 제공하고 있으며, 이는 향후 용량 수요에 대응하기 위한 보조 또는 주요 소스로 사용될 수 있으며 공급망에 지리적 다양성을 추가할 수 있습니다.
180nm와 130nm 공정 노드의 특성
180nm와 130nm와 같은 유사한 공정 노드 간에도 서로 다른 특성이 있습니다. 핵심은 코어 공급 전압이 1.8V에서 1.5V 또는 1.2V로 감소함에 따라 트랜지스터 임계 전압 레벨 강하가 달라진다는 점입니다. 5V 및 3.3V IO를 지원하기 위해 다양한 공정 옵션을 사용할 수 있으며, 아날로그 및 RF 설계에 필수적인 수동 부품은 이러한 공정 노드 간에 유사합니다.
12인치 기술은 몇 가지 장점을 제공합니다. 일반적으로 금속 인터커넥트에 구리를 사용하는 반면, 구형 기술에서는 저항률이 높은 알루미늄을 사용하여 전류 밀도를 높이고 전자 이동을 방지할 수 있습니다. 또한 12인치 기술은 더 많은 수의 금속 층을 지원하며, 이는 더 작은 트랜지스터 크기와 결합되어 트랜지스터 및 라우팅 밀도를 증가시킬 수 있으므로 다이 면적을 줄이거나 주어진 단가에 대한 기능을 증가시킬 수 있습니다.
또한 대부분의 180nm 및 대부분의 130nm BCD(바이폴라-CMOS-DMOS) 기술은 대부분의 350nm 기술에서 사용되는 실리콘 국소 산화(LOCOS) 절연에 비해 더 높은 밀도를 위한 얕은 트렌치 절연(STI), 향상된 래치업 보호 및 기판 잡음 절연과 같은 기능을 지원합니다. 이를 통해 회로의 성능과 견고성이 향상됩니다.
최신 12인치 웨이퍼에 사용되는 개선된 리소그래피는 더 나은 디바이스 매칭을 제공하여 제조 수율을 향상시킵니다. 다시 말하지만, 좋은 다이당 더 낮은 가격을 지원합니다.
또한 130nm BCD 노드는 이제 다양한 고전압 등급의 트랜지스터, 비휘발성 메모리(OTP, 플래시), MIM 캡, 제너 또는 쇼트키 다이오드 등 더 많은 공정 옵션을 제공하는 매우 성숙한 기술입니다. 이는 복잡한 아날로그/RF 기능을 보다 경쟁력 있는 SoC 솔루션에 통합하는 데 도움이 될 수 있습니다.
비용 대비 공급망 안정성
그렇다고 해서 8인치 웨이퍼를 고수해야 할 이유가 없다는 것은 아닙니다. 밀리미터 단위로 보면 350nm 8인치 웨이퍼는 매우 저렴합니다.
이는 제조 장비가 완전히 감가상각되었고 제조 공정의 복잡성이 낮기 때문입니다(적은 수의 레이어). 또한 일부 아날로그 회로는 최신 노드에서 항상 잘 확장되지 않으며, 따라서 130nm에 해당하는 칩은 350nm보다 더 비쌀 수 있습니다. 그러나 대부분의 경우 부품 부족으로 인해 제품(헤드폰, 휴대폰, 자동차 등)을 공급하지 못하는 것은 IC의 작은 비용 차이보다 더 큰 고통을 야기합니다.
또한, 노드 간 이동 시 서로 다른 공급, IO 전압 지원 및 트랜지스터 특성으로 인해 전기적 파라미터가 일치하는 핀 투 핀 호환 장치를 설계하는 것이 어려울 수 있습니다. 각 설계를 분석하여 가능한지, 상당한 오버헤드가 추가되지 않는지 확인해야 하며, 이는 새로운 PCB 설계를 통해 더 쉽게 극복할 수 있습니다. 180nm와 130nm를 연결하는 것은 350nm에서 130nm로 설계하는 것보다 도약의 폭이 적다는 점에 유의해야 합니다.
이 논의에서 주목할 점은 현재 파운드리에서 180nm 8인치 디자인 키트를 12인치 라인으로 마이그레이션한다는 이야기가 없다는 점입니다. 숙련된 혼합 신호 ASIC 하우스(예: EnSilica)는 회로도 레벨 포트 또는 IC 데이터시트에서 이 작업을 시작해야 할 것입니다.
시사점
ASIC을 재설계하는 데 필요한 투자를 고려할 때 8인치 공급망 문제의 영향을 받을 수 있는 다른 기능, 특히 MCU의 통합을 고려하는 것이 좋습니다.
130nm의 더 작은 피처 크기는 추가 실리콘 비용을 거의 들이지 않고도 Arm Cortex M 클래스 프로세서를 통합할 수 있게 해줍니다. 실제로 필요한 CPU 성능과 메모리 요구 사항이 통합 가능성을 결정짓는 주요 요인이 될 것이며, 저가형 CPU에는 몇 평방 밀리미터의 실리콘 면적만 필요하고 그 이상이면 64/128kB의 SRAM을 비용 효율적으로 통합할 수 있습니다.
비휘발성 메모리 OTP의 경우 일반적으로 이러한 유형의 애플리케이션 대부분에 충분한 수백MHz의 성능을 제공하는 MTP 및 플래시를 사용할 수 있는 경우가 많습니다. 일반적으로 130nm를 목표로 할 때 적합한 Cortex M0 또는 M3를 사용하는 경우, 무료(부품 로열티만 지불) 툴인 Arm Design Start Pro를 사용하는 것이 좋습니다.
현재 데이터시트에서 ASIC을 재설계하고 생산 준비가 완료되는 데 걸리는 일정은 복잡성에 따라 14~24개월 정도이며, 첫 번째 프로토타입 실리콘은 1년 이내에 제공될 수 있습니다. 자동차 제품의 경우 사양에서 PPAP까지 걸리는 시간은 복잡성에 따라 24개월에서 36개월 정도입니다. 130nm ASIC의 일반적인 예산은 설계 복잡성과 IP 라이선스 내용에 따라 다르지만, 자동차 애플리케이션용 전체 AEC-Q100 인증 부품의 경우 60만 달러에서 시작하여 최대 400만 달러까지 늘어날 수 있습니다. 12인치 공정의 130nm 마스크 툴링 비용은 현재 20만 달러 미만이므로 전체 비용에서 상대적으로 적은 부분을 차지합니다.
많은 혼합 신호 장치는 공급이 부족한 8인치 웨이퍼로 제조되며, 이러한 제조 라인에 대한 투자 부족(낮은 투자 수익률로 인한)은 공급망 문제가 지속될 가능성이 높다는 것을 의미합니다.
현재의 공급 부족은 경고로 받아들여야 하며, 현재 8인치 웨이퍼에 실리콘을 사용하고 있는 기업은 향후 수요를 우선적으로 검토해야 합니다. 상당한 용량이 필요한 경우 12인치 노드로의 이전을 고려하고 메인 또는 보조 소스 생산 시설에서 전체 공정이 완료될 때까지 충분한 시간을 확보해야 합니다.