(408) 844-7100 
실리콘 온 인슐레이터 웨이퍼는 미세전자기계 시스템(MEMS)과 상보성 금속 산화막 반도체 (CMOS) 집적 회로 제조에 가장 많이 사용됩니다. 실리콘 온 인슐레이터 웨이퍼는 기존 실리콘 웨이퍼가 사용되는 많은 공정을 개선합니다.
이 웨이퍼는 전력과 열을 줄이면서 디바이스의 속도 성능을 높이는 데 도움이 되는 제조 솔루션을 제공합니다. 실리콘 온 인슐레이터 웨이퍼는 최고 품질의 실리콘 활성층(디바이스 층), 전기 절연 실리콘 이산화물의 매립 산화물 층(box), 벌크 실리콘 지지 웨이퍼(핸들)로 구성된 3개 층의 스택입니다. SOI 웨이퍼는 특정 최종 사용자 애플리케이션을 위한 고유한 제품입니다.
SOI 제작 공정
실리콘 온 인슐레이터 웨이퍼를 제조하는 세 가지 주요 방법이 있으며, 각 방법은 약간씩 다른 필름 특성을 가진 기판을 생산합니다. 문의 양식이나 이메일을 통해 요구 사항을 제출하면 SVM 영업팀 담당자가 프로젝트의 요구 사항에 가장 적합한 제작 방법을 결정합니다.
본디드 및 에치백 SOI(BESOI)
일부 애플리케이션에서는 기판 표면의 손상을 최소화하는 임플란트가 없기 때문에 이 방법을 선호합니다. 또한 자유 충전 캐리어가 거의 없어 디바이스의 장기적인 성능을 향상시킬 수 있습니다. CMP 및 웨이퍼 그라인딩 공정의 특성으로 인해 일반적으로 2μm 이상의 디바이스 레이어를 가진 SOI 웨이퍼를 제조하는 데 사용됩니다.
SVM은 76mm에서 200mm까지 모든 직경으로 이러한 웨이퍼를 제조할 수 있습니다.
산소 주입에 의한 분리(Separation by Implantation of Oxygen, SIMOX)
이 공정은 산화물 층의 두께를 정밀하게 제어할 수 있기 때문에 실리콘 온 인슐레이터 웨이퍼에 대한 다른 제조 기술보다 선호되는 경우가 많습니다. 드물기는 하지만 일부 응용 분야에서는 산소를 질소나 산화질소로 대체해도 부작용이 없지만, 대부분의 응용 분야에서는 산소가 필요합니다. 이는 0.5um 이상의 디바이스 층을 생산할 수 있는 매우 다재다능한 제조 기술로, 대부분의 박막 SOI 웨이퍼는 물론 후막 SOI에도 적용할 수 있습니다.
SmartCut®
이 방법은 SIMOX의 반복성과 BESOI의 유연성을 결합하여 다양한 웨이퍼에 걸쳐 높은 균일성을 유지하면서 다양한 산화막 두께를 허용합니다. BESOI와 달리 본딩된 웨이퍼를 재활용할 수 있으므로 이 방법은 약간 더 비용 효율적입니다. 박막 SOI 웨이퍼의 절단 공정으로 인해 이 방법은 50nm(500Å, 0.05μm)만큼 얇은 디바이스 층을 생산할 수 있습니다. 이 방법은 이렇게 얇은 디바이스 층을 생산하기 위해 고급 툴링이 필요하기 때문에 200mm 웨이퍼에서만 사용할 수 있습니다. 대부분의 경우, 추가 비용을 지불하면 웨이퍼 크기를 줄여 100mm 또는 150mm 웨이퍼를 만들 수 있지만 수율 손실의 위험이 있습니다(평균 수율은 ~90~95%이지만 변동될 수 있음).
항목 | 최소 사양 | 최대 사양 |
|---|---|---|
| 디바이스 층 | ||
| 결정 성장 방법 | CZ, FZ | - |
| 결정 방향 (크리스탈 오리엔테이션) | <1-0-0>±0.5°, <1-1-0>±0.5°, <1-1-1>±0.5° | - |
| 유형/도펀트 | P/붕소, N/인, 진성(Intrinsic) | - |
| 저항률 | 0.001 ohm-cm | >1000 ohm-cm |
| 직경 | 50.8mm ± 0.5mm | 200mm ± 0.5mm |
| 두께 | >1.5μm | 200μm |
| 전면 표면 (Front Surface) | 연마 | - |
| Na, Al, Cr, Fe, Ni, Cu, Zn, Ca | ≤5e10 | - |
| LPD(크기 > 0.3µm) | ≤20 | - |
| 엣지 칩, 스크래치 | 없음 | - |
| 표면 거칠기(nm) | ≤0.4nm | - |
| 매립 산화물 (Buried Oxide) - BOX 레이어(별도 명시되지 않는 한 엣지 제외는 5mm) | ||
| 두께 | 0.050μm | 5μm |
| 핸들 기판(별도 명시되지 않는 한 엣지 제외는 5mm) | ||
| 결정 성장 방법 | CZ, FZ | - |
| 결정 방향 (크리스탈 오리엔테이션) | <1-0-0>±0.5, <1-1-0>±0.5, <1-1-1>±0.5 | - |
| 유형/도펀트 | P/붕소, N/인, 진성(Intrinsic) | - |
| 저항률 | 0.001 ohm-cm | >1000 ohm-cm |
| 뒷면 | 산화물 포함/미포함 에칭 또는 연마 | - |
| 직경 | 50.8mm ± 0.5mm | 200mm ± 0.5mm |
| 전체 웨이퍼 특성 | ||
| TTV(베스트) | ≤2μm | - |
| 워프 (베스트) | ≤30μm | - |
| 보우 (베스트) | ≤30μm | - |
| 두께 | 300 ± 2μm(유연) | 725 ± 25μm |
항목 | 최소 사양 | 최대 사양 |
|---|---|---|
| 디바이스 층 | ||
| 결정 성장 방법 | CZ, FZ | - |
| 결정 방향 (크리스탈 오리엔테이션) | <1-0-0>±0.5 | - |
| 유형/도펀트 | P/붕소 | - |
| 저항률 | >1 ohm-cm | >1000 ohm-cm |
| 직경 | 150mm ± 0.5mm | 200mm ± 0.5mm |
| 두께 | 50nm | 1um |
| 전면 표면 (Front Surface) | 연마 | - |
| Na, Al, Cr, Fe, Ni, Cu, Zn, Ca | ≤5e10 | - |
| LPD (크기 > 0.2µm) | ≤50 | - |
| 엣지 칩, 스크래치 | 없음 | - |
| 표면 거칠기(nm) | ≤0.4nm | - |
| 매립 산화물 (Buried Oxide) - BOX 레이어(별도 명시되지 않는 한 엣지 제외는 5mm) | ||
| 두께 | 0.050μm | 3μm |
| 핸들 기판(별도 명시되지 않는 한 엣지 제외는 5mm) | ||
| 결정 성장 방법 | CZ, FZ | - |
| 결정 방향 (크리스탈 오리엔테이션) | <1-0-0>±0.5 | - |
| 유형/도펀트 | P/붕소 | - |
| 저항률 | >1 ohm-cm | >1000 ohm-cm |
| 뒷면 | 산화물 포함/미포함 에칭 또는 연마 | - |
| 직경 | 150mm ± 0.5mm | 200mm ± 0.5mm |
| 전체 웨이퍼 특성 | ||
| TTV(베스트) | ≤5μm | - |
| 워프 (베스트) | ≤60μm | - |
| 보우 (베스트) | ≤60μm | - |
| 두께 | 675±25μm | 725±25μm |
*요구 사항이 위의 사양을 벗어나는 경우 당사에 문의하여 추가 논의를 하시기 바랍니다. 다양한 디바이스 레이어 두께와 맞춤형 SOI 웨이퍼의 경우 특정 사양의 경우 15~25 웨이퍼의 최소 주문 수량이 있을 수 있습니다.
베이 지역 (Bay Area) 어디든 4시간 이내.
미국에서는 1일 이내.
국제적으로 3일 이내.