腔体型绝缘体上硅(C-SOI)晶圆是一种尖端的绝缘体上硅(SOI)技术,其衬底晶圆包含预蚀刻空腔。这些空腔(有时称为图案)朝内粘合,从而在晶圆内部形成埋入式空腔。这种技术在微机电系统(MEMS)技术中有许多应用,与块状硅微加工技术和传统的 SOI 技术相比,具有许多优势。这种技术的一个主要优势是减少了 SOI 晶圆器件与手柄层之间的寄生电容。这将大大提高器件的工作效率。只要控制好其他变量,使用更深的空腔和更小的接合区域可以进一步减少寄生电容。
如果您有意购买 SVM 的 C-SOI,请联系我们,获取我们的空腔层设计方案。
C-SOI 制造工艺:
空腔型SOI 制造与更传统的 SOI 制造略有不同,因为空腔的形成会带来不同的优势和潜在的缺陷。这种工艺主要针对微机电系统行业的应用进行了优化,尽管它有可能改善一系列应用中的器件功能。
在某些情况下,为了改善总厚度差异(TTV)和器件功能,会在空腔中蚀刻支柱。加入柱子可以形成更高质量的硅隔膜(硅层覆盖在空腔上),并改善空腔的均匀性,而更高的纵横比则可以提高器件性能,并改善光刻过程中的工艺控制。由于空腔的大小会改变薄化器件层的能力,因此加入支柱会影响晶圆的热转印和完整性。如果没有明确定义,就会影响共振特性,导致基底的不同区域以不同的振幅振动,从而导致极高的 TTV、器件故障和破损。
一步一步的流程:
- 准备裸硅衬底
- 制作开始时,首先要进行清洁,以去除在制作过程中可能产生问题的任何表面颗粒。
2.在衬底基底上涂抹光掩膜,以清晰界定将蚀刻到晶圆上的空腔
- 为了制作图案,需要在基底上涂抹等离子聚合物薄膜。在这一步中,如果要使用支柱,也要对支柱进行定义。对于许多项目来说,使用支柱可以获得更深的空腔和更高的纵横比,同时还能限制蚀刻或二次加工过程中可能出现的缺口风险和其他问题。
3.深层反应离子蚀刻(DRIE)去除材料以形成空腔,然后是光刻胶条
- DRIE 蚀刻技术能非常精确地去除硅,从而形成光掩膜所定义的空腔。光罩未覆盖的区域则通过离子轰击进行蚀刻,以形成所需的空腔。在这一步骤中,支撑柱被切入空腔。DRIE 最为常见,因为其蚀刻率均匀性高,而且整体简单。由于这需要使用液体蚀刻剂,随着技术的发展,这一工艺将不断优化。
- 蚀刻速度从 0.8 μm/min 到 1.25 μm/min 不等,取决于空腔的宽度和长宽比。 蚀刻空腔后,剥离光掩膜,留下图案化晶圆。
4.清洁基底
- 蚀刻晶圆后,必须清除可能残留的多余硅和光阻。这将避免在粘合过程中出现问题。
5.绝缘层沉积
- 热氧化物(或替代绝缘体)可在蚀刻前或蚀刻后沉积,在某些情况下也可同时沉积,这取决于项目的要求。如果在蚀刻之前沉积氧化物,那么蚀刻将穿过氧化物层直至基底;蚀刻也可能会去除部分底层基底。这可能会导致空腔壁上没有任何绝缘体,具体取决于深度。
- 当蚀刻后氧化层生长时,空腔的角落会形成小凸起。凸起的高度在 5-20μm 之间,随绝缘膜的厚度而变化。由于二氧化硅形成的性质,这也会导致所有边角略微变圆。
6.与电容层晶圆(SOI 晶圆的器件层)粘合
- 为达到最佳效果,CSOI 晶圆可直接在真空中粘合。这些晶圆用水或类似的中性材料粘合,然后在 1100°C 下退火 2 小时,使粘合固化。退火后,晶圆之间没有粘合剂。在真空环境下进行退火处理,有助于防止空腔中残留过量空气和其他污染物。这也有助于在减薄电容层晶圆时保持一致性,因为腔体内的压力将在整个基底上保持一致。
7.用 CMP/KOH(氢氧化钾)蚀刻薄化顶部(设备)晶圆
- 电容层晶圆必须减薄至所需的器件层厚度。这是 CSOI 制造过程中变化最大的一步,因为减薄速度和质量在很大程度上取决于粘接质量以及空腔的物理特性。在这一阶段,硅隔膜自然会发生振动,从而在这些区域产生可变的 TTV。在真空环境中执行之前的制造步骤有助于避免可能出现的许多问题。
8.二次处理,取决于应用和设备规格
- 与传统的 SOI 不同,CSOI 晶圆在制造后可以进行二次背面加工。这意味着,与传统的 SOI 晶圆相比,CSOI 晶圆具有极薄的薄膜、精致的表面结构、金属膜堆叠以及更多的设计自由度。
C-SOI 晶圆的优势:
- 在不影响精度和质量的前提下降低设备成本。
- 缩小设备尺寸。空腔的加入使得极薄的衬底/氧化埋层/器件层成为可能。
- 粘合图案晶圆可实现 SOI 层的双面加工,并为微机械领域带来了许多可能性。
应用:
预蚀刻 SOI 晶圆是各种应用中垂直和水平移动结构的合适平台,例如电容式惯性传感器、压力传感器、麦克风和微流控设备。
虽然这些晶圆目前主要用于微机电系统和传感器应用,但它们可以改进任何 SOI 晶圆应用。

湾区任何地方,4 小时内均可送达。

美国境内 1 天内送达。

国际快递 3 天内送达。