캐비티 SOI

캐비티 실리콘 온 인슐레이터 (C-SOI) 웨이퍼는 핸들 웨이퍼에 미리 에칭된 캐비티를 포함하는 최첨단 SOI 기술입니다. 패턴이라고도 하는 이 캐비티는 안쪽을 향하도록 접착되어 웨이퍼 내부에 매립된 캐비티를 형성합니다. 이 기술은 미세전자기계시스템(MEMS) 기술에 많이 적용되며 벌크 실리콘 미세 가공은 물론 기존 SOI 기술에 비해 많은 이점을 제공합니다. 이 기술의 주요 장점 중 하나는 디바이스와 SOI 웨이퍼의 핸들 레이어 사이의 기생 용량(parasitic capacitance)이 감소한다는 것입니다. 이를 통해 디바이스가 훨씬 더 효율적으로 작동할 수 있습니다. 더 깊은 캐비티와 더 작은 본딩 영역을 사용하면 다른 변수를 제어하는 한 기생 용량을 더욱 줄일 수 있습니다.

SVM의 C-SOI 구매에 관심이 있으신 경우 당사에 문의하여 캐비티 레이어 설계 규칙 사본을 받아보시기 바랍니다.

C-SOI 제작 공정:

캐비티 SOI 제조는 캐비티 형성에 따라 다양한 장점과 잠재적인 단점이 있기 때문에 기존 SOI 제조와 약간 다릅니다. 이 공정은 주로 MEMS 산업에서 사용하도록 최적화되었지만 다양한 애플리케이션에서 디바이스 기능을 향상시킬 수 있는 잠재력을 가지고 있습니다.

경우에 따라 총 두께 편차(TTV)와 디바이스 기능을 개선하기 위해 캐비티에 기둥(필러)을 에칭하기도 합니다. 기둥을 포함하면 더 높은 품질의 실리콘 다이어프램(캐비티 위의 실리콘 층)이 생성되고 캐비티 균일성이 향상되며, 종횡비가 높아지면 디바이스 성능이 향상되고 리소그래피 중 공정 제어가 개선됩니다. 캐비티의 크기에 따라 디바이스 층을 얇게 만드는 능력이 달라지므로 기둥을 포함하여 웨이퍼의 TTV와 무결성에 영향을 미칠 수 있습니다. 이를 명확하게 정의하지 않으면 공진 특성에 영향을 미쳐 기판의 여러 영역이 서로 다른 진폭으로 진동하여 매우 높은 TTV, 디바이스 오작동 및 파손을 초래할 수 있습니다.

단계별 프로세스 흐름:

1. 베어 실리콘 기판 준비

• 제작 과정에서 문제를 일으킬 수 있는 표면 입자를 제거하기 위한 세척으로 제작이 시작됩니다.

2. 핸들 기판에 포토마스크를 적용하여 웨이퍼에 에칭될 캐비티를 명확하게 정의합니다.

• 패턴을 만들기 위해 플라즈마 폴리머 필름을 기판에 도포합니다. 이 단계에서는 기둥(필러)을 사용할지 여부도 정의합니다. 많은 프로젝트에서 기둥을 사용하면 에칭 또는 2차 가공 중에 발생할 수 있는 노칭 및 기타 문제의 위험을 제한하면서 더 깊은 캐비티와 더 높은 종횡비를 구현할 수 있습니다.

3. Deep reactive ion etching (DRIE)은 재료를 제거하여 캐비티를 생성하고, 포토레지스트 스트립이 뒤따른다

• DRIE 에칭은 매우 정밀한 양의 실리콘을 제거하여 포토마스크에 정의된 캐비티를 생성합니다. 포토마스크로 덮이지 않은 영역은 이온 충격을 통해 에칭하여 원하는 캐비티를 만듭니다. 이 단계에서 지지 기둥이 캐비티로 절단됩니다. DRIE는 높은 에칭 속도 균일성과 전반적인 단순성 때문에 가장 흔히 사용됩니다. 이 공정에는 액체 에칭제가 필요하기 때문에 기술이 발전함에 따라 이 공정은 계속 최적화될 것입니다.
• 에칭 속도는 캐비티의 폭과 종횡비에 따라 0.8μm/min에서 1.25μm/min까지 다양합니다. 캐비티를 에칭한 후 포토마스크를 벗겨내면 패턴화된 웨이퍼가 남습니다.

4. 기판 청소

• 웨이퍼를 에칭한 후에는 남아있을 수 있는 여분의 실리콘과 포토레지스트를 제거하는 것이 중요합니다. 이를 통해 본딩 시 문제를 방지할 수 있습니다.

5. 절연층 증착

• 열 산화물(또는 대체 절연체)은 프로젝트의 요구 사항에 따라 에칭 전 또는 후에 증착할 수 있으며, 경우에 따라서는 둘 다 증착할 수도 있습니다. 에칭 전에 산화물을 증착하면 에칭이 산화층을 거쳐 기판으로 내려가게 되고, 에칭으로 인해 기본 기판의 일부도 제거될 수 있습니다. 이로 인해 깊이에 따라 절연체가 전혀 없는 캐비티 벽이 생길 수 있습니다.
• 에칭 후 산화물 층이 성장하면 캐비티 모서리에 작은 범프들이 형성됩니다. 범프의 높이는 5~20μm이며, 절연 필름의 두께에 따라 다릅니다. 또한 이산화규소 형성의 특성으로 인해 모든 모서리가 약간 둥글게 됩니다.

6. 캡 웨이퍼(SOI 웨이퍼의 디바이스 레이어)와 접합(본딩)

• 최상의 결과를 위해 CSOI 웨이퍼는 진공 상태에서 직접 결합(본딩)됩니다. 이러한 웨이퍼는 물 또는 이와 유사한 중성 물질로 결합한 다음 1100°C에서 최대 2시간 동안 어닐링하여 결합을 고형화합니다. 어닐링 후에는 웨이퍼 간의 결합을 촉진하는 접착제가 없습니다. 진공 상태에서 이 작업을 수행하면 캐비티에 과도한 공기 및 기타 오염 물질이 들어가지 않도록 방지하는 데 도움이 됩니다. 또한 캐비티 내부의 압력이 전체 기판에 걸쳐 균일해지기 때문에 캡 웨이퍼를 얇게 만들 때 일관성을 유지하는 데 도움이 됩니다.

7. CMP/KOH(수산화칼륨) 에칭으로 상단(디바이스) 웨이퍼를 얇게 만듭니다.

• 캡 웨이퍼는 원하는 디바이스 층 두께로 얇게 만들어야 합니다. 얇아지는 속도와 품질은 본드의 품질과 캐비티의 물리적 특성에 크게 의존하기 때문에 이 단계는 CSOI 제작에서 가장 가변적인 단계입니다. 자연적으로 이 단계에서 실리콘 다이어프램이 진동하여 이 영역에 가변 TTV가 발생합니다. 진공 상태에서 이전 제조 단계를 수행하면 발생할 수 있는 이러한 문제를 상당 부분 방지할 수 있습니다.

8. 애플리케이션 및 디바이스 사양에 따른 2차 프로세싱

• 기존 SOI와 달리 CSOI 웨이퍼는 제조 후 2차 후면 프로세싱을 거칠 수 있습니다. 이는 매우 얇은 멤브레인, 섬세한 표면 구조, 금속 필름 스택 및 일반적으로 기존 SOI 웨이퍼보다 더 많은 디자인 자유도를 의미합니다.

C-SOI 웨이퍼의 장점:

• 정밀도나 품질 저하 없이 디바이스 비용을 절감할 수 있습니다.
• 디바이스 크기를 줄입니다. 캐비티가 포함되어 있어 매우 얇은 핸들/BOX/디바이스 레이어를 구현할 수 있습니다.
• 패턴 웨이퍼 본딩은 SOI 레이어의 양면 처리를 가능하게 하고 미세 기계 분야에서 많은 가능성을 열어줍니다.

애플리케이션:

프리에칭 SOI 웨이퍼는 용량성 관성 센서, 압력 센서, 마이크, 미세 유체 장치 등 다양한 애플리케이션에서 수직 및 수평으로 움직이는 구조에 적합한 플랫폼입니다.

현재 대부분의 용도는 MEMS 및 센서 애플리케이션에 사용되고 있지만, 이 웨이퍼는 모든 SOI 웨이퍼 애플리케이션을 개선할 수 있습니다.